Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
поместить в SP SP <= (SP) + (16"М) IMM
8-РАЗРЯДНЫЕ МИКРОКОНТРОЛЛЕРЫ
Таблица 4.25
Логические команды
Мнемокод Операция Выполняемое действие Способ адресации Влияние на
признаки
V н 1 N z с
AND AND #opr AND opr AND opr AND opr,X AND opr,X AND ,X AND opr.SP AND
opr.SP Поразрядное логическое H над содержимым аккумулятора АСС и
байтом данных М. Результат поместить в АСС А <= (А) & (М) IMM DIR EXT
1X2 1X1 IX SP1 SP2 0 I I
ORA ORA #opr ORA opr ORA opr ORA opr.X ORA opr.X ORA ,X ORA opr.SP ORA
opr.SP Поразрядное логическое "ИЛИ" над содержимым аккумулятора АСС и
байтом данных М. Результат поместить в АСС А <= (А) | (М) IMM DIR EXT
IX2 1X1 IX SP1 SP2 0 I I
EOR EOR #opr EOR opr EOR opr EOR opr.X EOR opr.X EOR ,X EOR opr.SP EOR
opr.SP Поразрядное исключающее "ИЛИ" над содержимым аккумулятора АСС
и байтом данных. Результат поместить в АСС А <= (А Ф М) IMM DIR EXT
IX2 1X1 IX SP1 SP2 0 I I
COM COM opr COMA COMX COM opr.X COM ,X COM opr.SP Инверсия содержимого
аккумулятора АСС, или регистра X, ипи ячейки памяти М <= (M)=$FF-(M)
А <= (A)=$FF-(M) X <= (X)=$FF-(M) М <= (TO)=$FF-(M) М <= (M)=$FF-(M) М <=
(ra)=$FF-(M) DIR INH INH 1X1 IX SP1 0 I I 1
NEG NEG opr NEGA NEGX NEG opr.X NEG ,X NEG opr.SP Получение
дополнительного кода содержимого аккумулятора АСС, или региста X, или
ячейки памяти М М <= -(М)=$00-(М) А <= -(А)=$00-(М) X <=- (Х)=$00-(М) М
<= -(М)=$00-(М) М <= -(М)=$00-(М) М <= -(М)=$00-(М) DIR INH INH 1X1
IX SP1 I г I I
NSA Поменять местами тетрады (полубайты) аккумулятора АСС А <=
(А[3:0]:А[7:4]) INH
376
СЕМЕЙСТВО МК НС08 ФИРМЫ "MOTOROLA"
Продолжение табл. 4.25
Мнемокод Операция Выпопняемое Способ Влияние на признаки
действие адресации V Н I N г с
CLR CLR орг CLRA CLRX CLRH CLR орг.Х CLR ,Х CLR opr.SP Очистить
(установить в "0") аккумулятор АСС, или регистр X, или регистр Н, или
ячейку памяти М М <=$00 А <=$00 X <= $00 М <= $00 М <= $00 М <= $00
DIR INH IN Н 1X1 IX SP1 0 0 1
вгт BIT #орг BIT орг BIT орг BIT орг.Х BIT орг.Х BIT ,Х BIT opr.SP BIT
opr.SP Выполняет операцию поразрядного логического И над содержимым
аккумулятора АСС и байтом памяти М. Результат операции никуда не
записывается. По результату операции устанавливаются признаки N и Z А & М
IMM DIR EXT IX2 1X1 IX SP1 SP2 0 I
TST TST opr TSTA TSTX TST opr.X TST ,X TST opr.SP Устанавливает признаки
NnZ по содержимому аккумулятора АСС, или регистра X, или ячейки памяти М.
Содержимое последних не изменяется (А) - $00 (X)- $00 (М) - $00 DIR
INH INH 1X1 IX SP1 0
Таблица 4.26
Команды сдвигов
Мнемокод Операция Выполняемое действие Способ Влияние на
признаки
V Н I N Z С
ASL ASL орг ASLA ASLX ASL орг.Х ASL ,Х ASL opr.SP Сдвиг влево
содержимого аккумулятора АСС, или регистра X, или байта памяти М. В битЬО
загружается "0", битЬ7 загружается в бит переноса С ICkH I I I II м
н-о Ь7 ЬО DIR INH INH 1X1 IX SP1
ASR ASR орг ASRA ASRX ASR орг.Х ASR орг.Х ASR opr.SP Сдвиг вправо
содержимого аккумулятора АСС, или регистра X, или байта памяти М. БитЬ7
не изменяется, битЬО загружается в битпереноса С I ПТГГНС1 Ь7 ЬО DIR
INH INH 1X1 IX SP1 I
377
8-РАЗРЯДНЫЕ МИКРОКОНТРОЛЛЕРЫ
Продолжение табл. 4.26
Мнемокод
Операция
Выполняемое
действие
Способ
адресации
Влияние на признаки
V Н I N Z С
LSL
LSL орг LSLA LSLX LSL орг.Х LSL ,Х LSL opr.SP
Сдвиг влево содержимого аккумулятора АСС, или регистрах, или байта памяти
М. В битЬО загружается "О", битЬ7 загружается в бит переноса С (аналог
ASL)
IcH-TTT
>-о
ы
ьо
DIR
INH
INH
1X1
IX
SP1
LSR
LSR орг LSRA LSRX LSR орг,Х LSR ,Х LSR opr,SP
Сдвиг вправо содержимого аккумулятора АСС, или регистра X, или байта
памяти М. В бит Ь7 загружается "О", битЬО загружается в бит переноса С
"-*п гг I гтгые]
Ь7 ЬО
DIR
INH
INH
1X1
IX
SP1
ROL
ROL орг ROLA ROLX ROL орг.Х ROL ,Х ROL opr.SP
Циклический сдвиг влево содержимого аккумулятора АСС, или регистра X, или
байта памяти М через бит переноса С
Чеь-с
Ь7
ХЕ
хР
ьо
DIR
INH
INH
1X1
IX
SP1
ROR
ROR орг RORA RORX ROR орг.Х ROR ,Х ROR opr,SP
Циклический сдвиг вправо содержимого аккумулятора АСС, или регистра X,
или байта памяти М через бит переноса С
Ь7
ГТГП п
М2)-*
ьо
DIR
INH
INH
1X1
IX
SP1
Команды битового процессора. Данную группу образуют 6 команд (табл.
4.27). Совокупность этих команд называют битовым процессором. Наличие
команд битового процессора позволяет существенно сократить управляющие
программы по объему кода и времени выполнения. Обратите внимание, что
команды BSET и BCLR действуют только на ячейки памяти с однобайтовыми
адресами $00 - $FF и не действуют на регистры центрального процессора.
Следует правильно указывать операнды в командах BSET и BCL:
BSET 3,$35 Установить в 1 бит D3 в ячейке памяти с адресом $35.
BSET 0,$FF Установить в 1 бит D0 в ячейке памяти с адресом $FF.
BCLR 3,$35 ;Сбросить (установить в 0) бит D3 в ячейке памяти с адресом
$35.
Команды условного перехода по значениям отдельных битов BRSET и BRCLR
