Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
Контроллер включает следующие модули:
• центральный процессор CPU MCS-51; разрядность обрабатываемого слова
составляет один байт;
• внутреннюю память программ объемом 4096 однобайтовых ячеек памяти (4
Кбайта);
• внутреннюю память данных объемом 128 однобайтовых ячеек;
• четыре 8-разрядных параллельных порта ввода/вывода;
• два 16-разрядных программируемых таймера; ^
• последовательный порт;
• схему формирования сигналов внешней мультиплексированной магистрали
адрес/ данные и внешней магистрали управления.
t ?
ALE
ЕА
RST
XTAL1 I 1
XTAL2 J G I
Буфер адреса
Память данных (128x8) Ш '
Л-Г-Г данных
ч у- SP
In
АЛУ
ACC
и
Таймер 0
Таймер 1 Н-)
Последовательный порт
Блок
прерываний
¦->P0.0/AD0
+->P0.1/AD1
о <->P0.2/AD2
к <->P0.3/AD3
о <-> P0.4/AD4
С <4->P0.5/AD5
<-> P0.6/AD6
<->P0.7/AD7
<->Р2.0/А8
<->Р2.1/А9
см <->рг.г/АЮ
к <->рг.з/А! 1
о ¦->Р2.4/А12
С >Рг.б/АТЗ
м-> Р2.6/А14
¦->Р2.7/А15
A-N У
> P1.0 -p 1.1 >P1.2
> P1.3
> P1.4
> P1.5 -P1.6 >P1.7
> P3.0/RxD
> P3.1/TxD
> P3.2/INTO
> P3.3/INT1
> P3.4/T0
> P3.5/T1
> P3.6/WR >P3.7/RD
Vdd
_GND
(ф
г'б
, h
Li-¦ 'M
..It
e
iiO
э*
Vi
Lt!
S'.L
fcN
dH
Рис. 4.32. Структура MK8051AH фирмы "Intel"
330
СЕМЕЙСТВО МК MCS-51 ФИРМЫ "INTEL"
Обмен информацией между модулями осуществляется по 8-разрядной внутренней
магистрали.
МК семейства MCS-51 используют гарвардскую архитектуру: память программ
(ПЗУ) и память данных (ОЗУ) имеют раздельное адресное пространство. И,
как следствие, для обращения к ячейкам памяти разного типа должны быть
использованы разные типы команд. Максимальный размер адресного
пространства для каждого типа памяти составляет 64 Кбайта. Однако
непосредственно на кристалле МК 8051 АН располагаются только 4 Кбайта ПЗУ
и 128 байт ОЗУ. МК семейства MCS-51 имеют открытую архитектуру, т.е.
позволяют подключать внешнюю память. Поэтому при необходимости, как
память программ, так и память данных могут быть увеличены посредством
подключения дополнительных микросхем памяти.
Варианты организации памяти в МП системе на основе МК8051АН поясняет рис.
4.33. МК может быть использован в однокристальном режиме (сигнал на линии
ЕА равен 1). Тогда внешняя память в системе отсутствует, память программ
располагается по адресам 0000h...0FFFh, память данных - с 00h по 7Fh.
Регистры специальных функций периферийных модулей имеют объединенное с
внутренним ОЗУ адресное пространство. Они расположены по адресам
80h...0FFh. Даже если МК 8051 АН работает в однокристальном режиме, к
нему может быть подключена внешняя память программ. Она должна
располагаться в диапазоне адресов 1000h-0FFFFh, т. е. дополнять
внутреннее ПЗУ МК. Если МК работает в расширенном режиме (сигнал на линии
ЕА равен 0), то он будет адресовать только внешнюю память программ - с
OOOOh по OFFFFh, несмотря на то, что внутреннее (резидентное) ПЗУ на
кристалле имеется.
В каждом из рассмотренных режимов МК 8051 АН может использовать два
массива памяти данных: внутреннее ОЗУ, расположенное по адресам
00h...7Fh, и подключаемое внешнее ОЗУ, или ПЗУ, которое может
располагаться, начиная с адреса 0000И вплоть до OFFFFh. Не следует
бояться возможного перекрытия адресного пространства внутренней и внешней
памяти данных. Доступ к ним осуществляется разными командами.
Память программ
Внешняя
память
данных
FFFFh
FFFFh
Внутренняя
память
данных
FFh
80h
7Fh
00h
OOOOh
Рис. 4.33. Организация памяти в микропроцессорной системе на основе МК
8051АН
331
8-РАЗРЯДНЫЕ МИКРОКОНТРОЛЛЕРЫ
Адрес
7Fh
ЗОИ 2Fh 2Eh 2Dh 2Ch 2Bh 2Ah 29h 28h 27h 26h 25h 24h 23h 22h 21 h 20h 1 Fh
18h
17h
10h
OFh
08h
07h
OOh
Ячейки резидентного ОЗУ
7F 7Е 7D 7С 7В 7А 79 78
77 76 75 74 73 72 71 70
6F 6Е 6D 6С 6В 6А 69 68
67 66 65 64 63 62 61 60
5F 5Е 5D 5С 5В 5А 59 58
57 56 55 54 53 52 51 50
4F 4Е 4D 4С 4В 4А 49 48
47 46 45 44 43 42 41 40
3F ЗЕ 3D ЗС ЗВ ЗА 39 38
37 36 35 34 33 32 31 30
2F 2Е 2D 2С 2В 2А 29 28
27 26 25 24 23 22 21 20
1F 1Е 1D 1C 1В 1А 19 18
17 16 15 14 13 12 11 10
OF ОЕ 0D ОС ов 0А 09 08
07 06 05 04 03 02 01 00
БанкЗ(Я7 - R0)
Банк2(Я7 - R0)
Банк 1(R7 - R0)
БанкО(И7 - R0)
Адрес
OFFh
OFOh
OEOh
ODOh
0B8h
OBOh
0A8h
0A7h
99h
98h
90h
8Dh
8Ch
8Bh
8Ah
89h
88h
87h
83h
82h
81h
80h
F7 I F6 | F5 | F4 | F3 | F2 | F1 | F0~ E7 I E6 I E5 I E4
I ЕЗ | E2 I Е1 |~E0
D7 I D6 | D5 | D4 | D3 | D2 | D1 TDO
- | - | - | BC | BB I BA I B9 | B8~
B7 I B6 | B5 | B4 | B3 | B2 I B1 ТЁЮ
AF | - | - | AC | AB | AA | A9 | Ж
A7 | A6 I A5 | A4 | АЗ | A2 | A1 | AQ-
9F | 9E I 9D | 9C I 9B | 9A | 99 T^T
97 | 96 | 95 | 94 | 93 | 92 | 91 |'90'
8F | 8E | 8D | 8C | 8B | 8A [ 89 | 88
87 | 86 | 85 | 84 | 83 | 82 | 81 T~80
Имя
регистра
В
A
PSW
IP
P3
IE
P2
SBUF
SCON
P1
TH1
THO
TL1
TLO
TMOD
TCON
PCON
DPH
DPL
SP
PO
Рис. 4.34. Структура внутренней памяти данных
В архитектуре MCS-51 адресное пространство внутренней памяти данных
