Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 187

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 181 182 183 184 185 186 < 187 > 188 189 190 191 192 193 .. 528 >> Следующая

адресом. Вместе с адресом передается бит направления передачи R/W,
который определяет, будет ли ведущий читать из ведомого или будет писать
в него. При R/W = 0 реализуется режим записи в ведомое устройство. При
R/W = 1 реализуется режим чтения из ведомого устройства. Интерфейс 12С
поддерживает два формата передачи адреса. Простейший - 7-битный формат с
битом R/W в младшем разряде передаваемого байта (рис. 4.28). Более
сложным является 10-битный формат.
В зависимости от направления передачи возможны два типа обмена данными
для РС-шины.
1. Передача данных от главного передатчика к подчиненному приемнику.
Первый байт, передаваемый передатчиком, является адресом подчиненного
приемника. Затем следует несколько байтов данных. Подчиненный приемник
возвращает бит подтверждения после каждого принятого байта.
2. Передача данных от подчиненного передатчика к главному приемнику.
Первый байт (адрес подчиненного передатчика) передается главным
устройством. Затем подчиненный передатчик возвращает бит подтверждения.
Следующие несколько байтов данных передаются подчиненным устройством
главному. Главное устройство возвращает бит подтверждения после каждого
принятого байта, кроме последнего. В конце последнего принятого байта
возвращается "нет подтверждения".
Когда нет передачи данных, реализуется режим ожидания: линии тактирования
SCL и Данных SDA приведены подтягивающими резисторами к высокому уровню
логического сигнала.
Старший бит 1
Младший бит
Аб
А5
А4
Аз
Аг А1
I АО R/W ASK
Адрес
ведомого
Посылается
ведомым
Рис. 4.28. Формат 7-битного адреса (S - START; R/W - бит "чтение/запись";
ASK - подтверждение)
325
8-РАЗРЯДНЫЕ микроконтроллеры
Ведущее (главное) устройство генерирует все последовательные
синхроимпульсы и условия START и STOP, определяющие начало и конец
передачи данных. Условие START определяется как переход SDA из высокого
уровня в низкий при высоком уровне SCL, а условие STOP - как переход SDA
из низкого уровня в высокий при высоком уровне SCL (рис. 4.29). Ввиду
такого способа определения условий START и STOP при передаче данных линия
SDA может изменять свое состояние только при низком уровне SCL.
Модуль контроллера интерфейса PC, который удовлетворяет спецификации РС-
шины и поддерживает два вышеперечисленных типа передачи данных, может
работать в следующих четырех режимах.
1. Режим главного передатчика. Последовательный вывод данных через выход
SDA передатчика, в то время как на выходе SCL передатчика формируются
последовательные синхроимпульсы. Первый переданный байт содержит адрес
подчиненного приемного устройства (7 бит) и бит направления данных R/W =
0. В этом случае говорят, что передается "W". Таким образом, первый
переданный байт представляет собой адрес подчиненного приемника плюс "W".
Последовательные данные передаются по 8 бит. После отправки каждого байта
главный передатчик ожидает от подчиненного устройства бит подтверждения
ASK. Условия START и STOP формируются ведущим (главным) устройством для
указания начала и конца сеанса последовательного обмена посылкой,
состоящей в общем случае из нескольких байтов.
2. Режим главного приемника. Первый переданный приемником байт содержит
адрес подчиненного передающего устройства (7 бит) и бит направления
данных R/W = 1. В этом случае говорят, что передается "R". Таким образом,
первый переданный приемником байт представляет собой адрес подчиненного
передатчика плюс "R". Последовательные данные передаются по линии SDA от
ведомого (подчиненного) устройства к ведущему (главному), в то время как
импульсы синхронизации на линии SCL формирует ведущий. Последовательные
данные передаются по 8 бит. После того, как ведущий (главный) принял
очередной байт, он выставляет на линию сигнал подтверждения приема ASK.
Сигналы START и STOP формируются ведущим.
3. Режим подчиненного приемника. Последовательные данные и синхроимпульсы
передаются по линиям SDA и SCL на одноименные входы подчиненного
приемника. После того, как принят каждый байт, приемник анализирует
наличие на линии бита подтверждения ASK, который формирует передатчик.
Условия START и STOP формируются передатчиком. Распознавание адреса
выполняется аппаратными средствами модуля приемника после приема адреса
подчиненного устройства и бита направления.
4. Режим подчиненного передатчика. Первый байт принимается и
обрабатывается подчиненным передатчиком также, как и в режиме
подчиненного приемника. Однако бит направления в принятом байте будет
указывать, что направление обмена должно быть изменено на обратное. Далее
последовательные данные передаются по линии SDA с одноименного выхода
подчиненного (ведомого) передатчика, в то время как синхроимпульсы
принимаются им по входу SCL от главного приемника. После передачи каждого
байта подчиненный передатчик анализирует наличие на линии бита
подтверждения ASK. Условия START и STOP формирует главный приемник.
В подчиненном режиме аппаратные средства контроллера 12С-интерфейса
Предыдущая << 1 .. 181 182 183 184 185 186 < 187 > 188 189 190 191 192 193 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed