Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
В соответствии с комбинацией битов CPHArCPOL принято различать четыре
режима работы интерфейса SPI. Комбинации CPHA:CPOL = 00 соответствует
режим 0, комбинации CPHA:CPOL = 11- режим 3. Встроенный контроллер SPI МК
позволяет программно настраивать режим SPI в процессе инициализации, в то
время как периферийные ИС реализуют один или два режима SPI, которые
определяются их техническим описанием. Наиболее часто это режимы 0 и 3.
322
СТРУКТУРА СОВРЕМЕННЫХ 8-РАЗРЯДНЫХ МИКРОКОНТРОЛЛЕРОВ
SCK (CPOL * 0) SCK(CP0L" II
MOSI
от идущего к ведомому
Ml SO
от ведомого к ведущему
55
от ведущего к ведомому
Моменты фиксации очередного бита
MISO/MOSl [j(~ 53 ведущего
S5 ведомого СРНА * 0 V.
53 ведомого \ СРНА* 1 V.
Бейт I
Бейт 2
БайтЗ
А
А
Г
Рис. 4.25. Временные диаграммы обмена SPI интерфейса в режимах 0 и 1
На рис. 4.25 представлены временные диаграммы сигналов для протокола
передачи СРНА = 0. Для сигнала SCK приводятся две диаграммы,
различающиеся полярностью сигнала.
Первая соответствует режиму 0, вторая - режиму 1. Диаграммы относятся как
к ведущему, так и к ведомому устройству, поскольку выводы MISO и MOSI
ведущего соединены с аналогичными выводами ведомого. Сигнал SS подается
только на ведомое устройство. Поэтому вывод SS у ведущего остается
незадействованным и его диаграмма не представлена, но имеется в виду, что
она соответствует неактивному состоянию. Встроенные контроллеры SPI
выполнены таким образом, что длина посылки составляет один байт, что и
отражено на временных диаграммах.
Начало обмена рассматриваемого протокола определяется установкой сигнала
выбора ведомого SS в активное состояние SS = 0. При направлении передачи
от ведущего к ведомому первый перепад сигнала синхронизации SCK
используется ведомым устройством для запоминания очередного бита во
внутреннем сдвиговом регистре контроллера SPI. Ведущий выставляет
очередной бит посылки на линии MOSI по каждому четному фронту сигнала
SCK. При передаче данных от ведомого к ведущему старший бит передаваемого
байта должен быть выставлен ведомым на линию MISO сразу после изменения
уровня сигнала SS = 0. По первому фронту SCK уровень сигнала на линии
MISO будет запомнен в младшем разряде сдвигового регистра ведущего
устройства. По этой причине сигнал на линии выбора ведущего должен быть
возвращен в неактивное состояние SS = 1 после передачи каждого байта в
любом направлении. Тогда передача каждого нового байта будет
сопровождаться предварительной установкой SS в "0".
323
8-РАЗРЯДНЫЕ микроконтроллеры
Рис. 4.26. Временные диаграммы обмена SPI интерфейса в режимах 2 и 3
Начало обмена для протокола опции СРНА= 1 (рис. 4.26) определяет первое
изменение уровня сигнала на линии SCK после установки сигнала выбора
ведомого SS в активное состояние SS = 0. При передаче данных от ведущего
к ведомому и в обратном направлении все нечетные перепады SCK вызывают
выдвижение очередного бита посылки из сдвигового регистра передатчика на
линию. Каждый четный перепад используется для записи этого бита в
сдвиговый регистр приемника. Сигнал выбора ведомого может оставаться в
активном состоянии SS = 0 в течение передачи нескольких байт информации.
Это несколько упрощает логику программного драйвера SPI.
Рассмотренные протоколы обмена не имеют различий по скорости и надежности
передачи информации. Выбор протокола диктуется периферийным устройством.
В некоторых случаях полярность и фаза сигнала SCK изменяются между
передачами для того, чтобы обеспечить связь с устройствами, имеющими
различный протокол. Пример контроллера SPI рассмотрен в п. 4.3.9.
Интерфейс 12С является двухпроводным последовательным интерфейсом,
разработанным фирмой "Philips Corporation".
Основными свойствами интерфейса PC являются следующие:
• двунаправленная передача данных между главными и подчиненными
устройствами;
• многоабонентская шина (центрального главного узла в сети может не
быть);
• арбитраж между одновременно передающими устройствами без разрушения
целостности передаваемых данных;
• последовательная тактовая синхронизация позволяет приборам с различными
скоростями передачи битов осуществлять связь через одну последовательную
шину;
• последовательная тактовая синхронизация может использоваться в качестве
механизма квитирования установления связи, чтобы приостанавливать и
возобновлять последовательную передачу.
Магистраль интерфейса PC использует две линии для передачи информации
между приборами:
1) SDA - двунаправленную линию данных;
2) SCL - линию сигнала стробирования данных.
Типовая конфигурация PC-шины показана на рис. 4.27. ;
324
!
I
СТРУКТУРА СОВРЕМЕННЫХ 8-РАЗРЯДНЫХ МИКРОКОНТРОЛЛЕРОВ
Рис. 4.27. Конфигурация 12С-шины
В протоколе интерфейса 12С каждое устройство имеет адрес. Когда ведущее
устройство желает инициировать передачу данных, оно передает адрес
устройства, с которым будет производить обмен. Все устройства на шине
следят за выставляемым на шину адресом и сравнивают его с собственным
