Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 182

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 176 177 178 179 180 181 < 182 > 183 184 185 186 187 188 .. 528 >> Следующая

одноименных модулей. И, по определению, все аналогичные модули
обязательно реализуют на аппаратном уровне логику протокола обмена
выбранного интерфейса. Поэтому при рассмотрении данной темы целесообразно
остановиться именно на протоколах обмена. По режиму обмена информацией
интерфейсы подразделяют на симплексные, полудуплексные, дуплексные,
мультиплексные. В интерфейсах с симплексным режимом обмена информацией
возможна лишь однонаправленная передача информации от одного абонента к
другому. Соответственно и буферы приемника и передатчика информации
выполнены однонаправленными. В интерфейсах с полудуплексным режимом
обмена в произвольный момент времени может производиться либо только
прием, либо только передача данных между двумя абонентами, буферы
приемопередатчика каждого из абонентов связи выполнены двунаправленными.
В интерфейсах с дуплексным режимом обмена в любой произвольный момент
времени может производиться одновременный прием и передача данных между
двумя абонентами. Линии приема и передачи информации физически разделены,
соответственно контроллер обмена каждого абонента имеет два вывода
(приемника и передатчика), и буферы этих выводов однонаправленные. В
интерфейсах с мультиплексным режимом обмена в каждый момент времени может
осуществляться прием или передача данных между парой любых абонентов
сети.
Среди большого множества различных типов встроенных контроллеров
последовательного обмена, которые входят в состав тех или иных 8-
разрядных МК, сложился стандарт "де-факто" - модуль UART (Universal
Asynchronous Receiver and Transmitter).
316
СТРУКТУРА СОВРЕМЕННЫХ 8-РАЗРЯДНЫХ МИКРОКОНТРОЛЛЕРОВ
В переводе с английского UART - универсальный асинхронный
приемопередатчик. Однако многие из модулей UART кроме асинхронного режима
обмена способны также реализовать простейший режим синхронной передачи
данных. Поэтому более правильным с точки зрения терминологии было бы
именовать эти модули USART (Universal Synchronous/Asynchronous Receiver
and Transmitter) - универсальный синхронно/асинхронный приемопередатчик.
Такой термин тоже существует, но пользуются им редко.
Не все производители МК используют термин UART для обозначения типа
модуля контроллера последовательного обмена. Так, в МК фирмы "Motorola"
модуль асинхронной приемопередачи, который поддерживает те же режимы
асинхронного обмена, что и UART, принято называть SCI (Serial
Communication Interface). Следует отметить, что модуль типа SCI обычно
реализует только режим асинхронного обмена, однако МК фирмы "Motorola"
традиционно имеют в своем составе два модуля последовательного обмена:
модуль SCI с возможностью реализации только протоколов асинхронной
приемопередачи для интерфейсов RS-232C, RS-422A, RS-485 и модуль
контроллера синхронного интерфейса в стандарте SPI.
Модуль типа UART в максимальной конфигурации обычно реализует два типа
протокола обмена в асинхронном режиме (кадр длиною в 10 бит или в 11 бит)
и два типа протокола в синхронном режиме (трехпроводный полнодуплексный
обмен или двухпро-водный полудуплексный обмен). Упрощенная структура
модуля типа UART приведена на рис. 4.19.
Модуль состоит из двух независимых подсистем: передатчика (Transmitter) и
приемника (Receiver), поэтому возможен режим одновременной передачи и
приема информации в последовательном коде. Основу каждой подсистемы
составляют сдвиговый регистр и параллельный регистр буфера данных.
Обращение к буферу данных приемника и передатчика осуществляется по
одному и тому же адресу, но при выполнении операции записи данные будут
помещены в буфер передатчика TDBUF, операции чтения -данные будут считаны
из буфера приемника RDBUF.
Передача данных от МК к другому устройству инициируется посредством
записи байта данных в регистр TDBUF. Если работа передатчика разрешена
(бит ТЕ в регистре
MD
fBus
Генератор
скорости
обмена
-Т----------
MD
TI
MD I
Логика
управления
TDBUF
I
00
Регистр сдвига передатчика
TxD
Сдвиг
Сдвиг
MD
Регистр сдвига приемника
~~г~
07
RxD
RDBUF
Рис. 4.19. Структурная схема модуля контроллера последовательного
интерфейса типа UART
317
8-РАЗРЯДНЫЕ МИКРОКОНТРОЛЛЕРЫ
управления модулем равен 1), то аппаратные средства модуля загружают
содержимое TDBUF в сдвиговый регистр и под управлением генератора
скорости обмена биты из сдвигового регистра, начиная с младшего DO,
последовательно передаются на вывод TxD МК. По завершении передачи байта
данных устанавливается битИ, который информирует МК о том, что буфер
передатчика пуст и в него могут быть загружены новые данные для передачи.
Бит TI генерирует запрос на прерывание, если прерывания от передатчика в
МК разрешены. Бит TI может также быть считан программно.
Если работа приемника разрешена (бит RE в регистре управления модулем
равен 1), то после распознавания стартового бита аппаратные средства
приемника преобразуют данные, которые поступают на вход RxD в
последовательном коде, в параллельный код. После завершения приема
Предыдущая << 1 .. 176 177 178 179 180 181 < 182 > 183 184 185 186 187 188 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed