Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 168

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 162 163 164 165 166 167 < 168 > 169 170 171 172 173 174 .. 528 >> Следующая

магистралей fBUS, а не приведенную в паспортных данных fXCLK. Численные
значения fBUS для популярных семейств 8-разрядных МК приведены в табл.
4.1.
По определению МК с RISC-архитектурой должны иметь более высокую
производительность по сравнению с CSIC МК при одной и той же частоте
внутренней магистрали fBUS, так как первые выполняют каждую команду за
один машинный цикл, а последние -за несколько. Для МК с RISC-архитектурой
время выполнения любой операции составляет 1//gUS, следовательно, их
производительность (в MIPS) равна fBJS(в МГц). Например,
производительность МК PIC16 составляет 5 MIPS, МК AVR - 20 MIPS. В МК с
CISC-архитектурой число циклов выполнения операции "регистр-регистр"
составляет от 1 до 3, что снижает производительность.
Однако такая оценка производительности является общей. Она не учитывает
особенности алгоритмов управления, используемых в каждой конкретной
области применения. Так, при реализации быстродействующих регуляторов
основное внимание следует уделять времени выполнения операций умножения и
деления, которые требуются при реализации уравнений различных
передаточных функций. А при реализации кнопочной станции кабины лифта
следует оценивать время выполнения только логических функций, которые
используются при опросе клавиатуры и при генерации протокола
последовательного интерфейса связи с контроллером управления движения,
который оптимизирует перемещение между этажами сразу нескольких кабин
лифта. В задачах оптимального управления по таблицам, которые характерны
для устройств силовой электроники, на первый план выходит возможность
быстрого перебора больших таблиц данных. Поэтому в критических ситуациях,
связанных с требованиями высокого быстродействия, следует оценивать
производительность на основе тех операций, которые преимущественно
используются в алгоритме управления и имеют ограничение по времени
выполнения.
В задачах управления объектом в реальном времени существует еще один
очень важный фактор производительности, который никак не отображается
числом операций
290
СТРУКТУРА СОВРЕМЕННЫХ 8-РАЗРЯДНЫХ МИКРОКОНТРОЛЛЕРОВ
Таблица 4.1
Частота тактирования межмодульных магистралей 8-разрядных МК
Семейство МК Архитектура ядра rinax ¦I BUS (МГц) fxCI.K fiws rinax
JXCLh (МГц)
МК с ядром MSC-51
Intel MSC-51 CISC 2 12 24
Atmel 89С55 CISC 2,75 12 33
Infineon C500 CISC 3,3 12 40
Pfilips 89C51/52 CISC 2,75 12 33
Pfilips 8051XA CISC 20' - 30
Dallas High Speed CISC 8,25 4 33
МК с другими типами процессорного ядра
Motorola НС05 CISC 2" 2 4
Motorola НС08 CISC 8 4 или < 1'" 32
Motorola НС 11 CISC 4 4 16
Microchip PIC16 RISC 5 4 20
Microchip PIC17 RISC 8,25 4 33
Microchip PIC18 RISC 10 4 40
Atmel AVR RISC 20 1 20
Scenix RISC 50 1 50
' Указана эквивапентная частота, повышение быстродействия связано с
коренной переработкой ядраМЭС-51. " Для версий с повышенным
быстродействием - 4 МГц. В МК НС08 реализованы два режима тактирования:
от генератора кварцевого резонатора, тогда fXCLK /f,!US = 4, или от
умножителя частоты, тогда > fxaj!
в секунду. Это время перехода на подпрограмму прерывания по запросу
внешнего устройства или периферийного модуля. В процессе перехода на
подпрограмму прерывания каждый МК должен:
• распознать запрос на прерывание;
• доедаться завершения выполнения текущей команды;
• сохранить программный счетчик PC и некоторые регистры центрального
процессора в стеке, загрузить вектор прерывания;
• выполнить некоторые вспомогательные команды;
• и лишь затем приступить к выполнению алгоритма обслуживания устройства,
которое вызвало это прерывание;
Суммарное время перехода на подпрограмму прерывания определяется
архитектурой процессорного ядра МК и частотой его тактирования.
4.1.4. РЕЗИДЕНТНАЯ ПАМЯТЬ МК
Закрытая архитектура современных 8-разрядных МК стала реализуемой лишь
при условии интеграции на кристалл МК модулей памяти двух типов:
энергонезависимого запоминающего устройства для хранения кодов прикладных
программ (ПЗУ) и оператив-
291
8-РАЗРЯДНЫЕ МИКРОКОНТРОЛЛЕРЫ
ного запоминающего устройства для хранения промежуточных результатов
вычислений (ОЗУ). С момента появления МК технология энергонезависимых
запоминающих устройств претерпела множество изменений, которые позволили
не только повысить информационную емкость, быстродействие, надежность
хранения информации, но и привели к появлению принципиально новых
технологий программирования резидентной памяти МК. С точки зрения
пользователей МК следует различать пять типов энергонезависимой
резидентной памяти.
1. ПЗУ масочного типа - Mask-ROM. Содержимое ячеек ПЗУ этого типа
записывается на заводе-изготовителе МК с помощью масок и не может быть
заменено или "допрог-раммировано" в области ранее не использованного
сегмента памяти. Поэтому МК с таким типом памяти программ следует
использовать в изделии только после достаточно длительной опытной
эксплуатации этого изделия. Первые образцы масочных ПЗУ появились в
Предыдущая << 1 .. 162 163 164 165 166 167 < 168 > 169 170 171 172 173 174 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed