Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
IBAT, DBAT, 16 сегментных регистров SR0-SR15 и регистра SDR1, обращение к
которым выполняется только в режиме супервизора. Форматы содержимого этих
регистров приведены на рис. 2.72.
Если в регистре управления MSR биты IT, DT имеют значение "О", то
трансляция адреса не выполняется (IMMU, DMMU отключены), и сформированный
процессором эффективный адрес поступает на выводы АО-31 в качестве
физического адреса ячейки памяти или внешнего устройства. Включение IMMU,
DMMU производится путем записи в регистр MSR содержимого, в котором
соответствующий бит IT, DT имеет значение "1". В этом случае
сформированный адрес команды или данных воспринимается как логический
адрес LA0-31, который с помощью IMMU или DMMU транслируется в физический
адрес РАО-31, поступающий на внешние адресные выводы. Рассмотрим
реализуемые IMMU, DMMU варианты адресной трансляции.
а)
О 14 15 18 19 29 30 31
| BLPI | Резервировано | BSM I Vs | Vu |
IBAT(0-3)U, DBAT(0-3)U
см ю о 25 26 27 28 29 30 31
| PBN | Резервировано | W I I I М | G | - | РР |
IBAT(0-3)L, DBAT(0-3)L
0 12 7 8 31
| Т = 0 | N | Резервировано | VSID _ I
SRi(T = 0, страничная адресация)
0123 11 12 31
| Т = 1 | Ks | Ku | BUID | Служебные данные I
SRi(T = 1, обращение к внешним устройствам)
0 15 16 22 23 31
| HTABORG | Резервировано | HTABMASK I
SDR1
Рис. 2.72. Формат содержимого регистров управления памятью
RISC-МИКРОПРОЦЕССОРЫ И RISC-МИКРОКОНТРОЛЛЕРЫ СЕМЕЙСТВ POWERPC И COLDFIRE
Таблица 2.78
Значения маски BSM и соответствующие объемы блока памяти
BSM Объем блока
ООО 0000 0000 128 Кбайт
000 0000 0001 256 Кбайт
000 0000 0011 512 Кбайт
000 0000 0111 1 Мбайт
000 0000 1111 2 Мбайт
000 0001 1111 4 Мбайт
000 0011 1111 8 Мбайт
000 0111 1111 16 Мбайт
000 1111 1111 32 Мбайт
001 1111 1111 64 Мбайт
011 1111 1111 128 Мбайт
111 1111 1111 256 Мбайт
1. Блочная трансляция обеспечивает обращение к блокам внешней памяти
заданного объема - от 128 Кбайт до 256 Мбайт. Возможна организация
четырех блоков для хранения команд и четырех-для хранения данных.
Параметры каждого блока задаются дескриптором, который содержится в паре
регистров IBATiU - IBATiL для команд, DBATiU - DBATiL для данных, где i =
0...3 - номер блока (рис. 2.72, а, б). Поле BSM в дескрипторе определяет
объем блока памяти (табл. 2.78) и служит маской при сравнении разрядов
LA4-14 логического адреса и соответствующих разрядов логического индекса
данного блока BLPI. Поле PBN содержит старшие разряды получаемого при
трансляции физического адреса.
Процесс трансляции иллюстрируется рис. 2.73. Если устройство IMMU или
DMMU включено, то старшие разряды сформированного логического адреса LA0-
14 команды или данных сравниваются со значениями индекса BLPI в
дескрипторах блоков, хранящихся в регистрах IBAT0U-IBAT3U (для команд)
или DBAT0U - DBAT3U (для данных). При этом BSM служит маской для разрядов
4-15 адреса LA и индекса BLPI: разряды, для которых биты BSM имеют
значение "1", не участвуют в сравнении. Таким образом, сравниваются
старшие разряды, определяющие базовый адрес блока заданного объема.
Младшие разряды LA, указывающие относительное положение байта (смещение),
транслируются в младшие разряды физического адреса РА без изменений.
0 3 4 10 11 14 15 31
Логический адрес LA0-31
шнение ' 0000000 1111 BSM А
BLPI хххх t МАСКА 1
PBN хххх
0 0000000 1111 т BSM 31
Физический адрес РАО-31
----------------------------1
I_________________________________________
Биты 0-10 из PBN Биты 11 -31 логического адреса
Рис. 2.73. Трансляция адреса при блочной организации памяти
ПРОЦЕССОРЫ ОБЩЕГО НАЗНАЧЕНИЯ И СИСТЕМЫ НА ИХ ОСНОВЕ
Если обнаруживается совпадение старших немаскированных разрядов LA с
соответствующими разрядами BLPI в одном из дескрипторов, то выбираемая
команда или данные размещаются в i-м блоке. В этом случае базовый
физический адрес блока задается немаскированными старшими разрядами поля
PBN в дескрипторе. Полученный в результате трансляции физический адрес
РАО-31 содержит базовый адрес блока РА0-(14 - п), полученный из PBN, и
смещение РА(15-п)-31 = LA(15 - п)-31, где п-число"1" в маске BSM. В
примере, данном на рис. 2.71, обеспечивается обращение к блоку объемом 2
Мбайт, для которого базовый физический адрес РАО-10 задается битами 0-10
поля PBN, а смещение РА11-31 указывается разрядами LA11-31 логического
адреса.
Остальные биты в дескрипторах блоков обеспечивают защиту памяти и
определяют работу кэша при обращении к блоку:
Vs, Vu - разрешают обращение к блоку в режиме супервизора (при Vs =1) или
в режиме пользователя (при Vu = 1);
W - обеспечивает при W = 1 режим сквозной записи для соответствующего
кэша, если его использование разрешено (бит I = 0);
I - запрещает при I = 1 использование кэша при обращении к блоку;
М - обеспечивает при М = 1 соответствие данных, размещаемых в разных
кэшах, путем реализации при обменах MESI-протокола;
G - запрещает при G = 1 чтение изданного блока (устанавливается только в
