Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 132

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 126 127 128 129 130 131 < 132 > 133 134 135 136 137 138 .. 528 >> Следующая

содержимого регистра FPR с номером frA в регистр с номером frD. При этом
команда fneg изменяет знак операнда, команда fabs пересылает его
абсолютное значение, команда fnabs устанавливает отрицательный знак
операнда.
Отдельная группа команд служит для пересылки и изменения содержимого
регистра FPSCR. Команда mffs пересылает содержимое FPSCR в регистр FPR с
номером frD. Команда mcrfs пересылает 4-битовое поле, номер которого
задается операндом crfS, из регистра FPSCR в поле CRi регистра условий
CR, где значение i = crfD. Команда mtfsfi загружает 4-битовый
непосредственный операнд Im в поле регистра FPSCR, номер которого равен
crfD. Команда mtfsf заносит в регистр FPSCR старшее 32-разрядное слово
(frA)h из регистра с номером frA (разряды 63-32 содержимого регистра
FPR), логически умноженные на заданную в команде 32-битную маску FM.
Установка в "О" и "1" отдельных битов bi в регистре FPSCR производится
командами mtfsbO, mtfsbl, в которых задается номер бита i = crbD.
Большинство рассмотренных команд может изменять содержимое поля CR1 в
регистре условий CR (см. рис. 2.67, а), перенося в него значения
признаков FX, FEX, VX, ОХ, устанавливаемых в регистре FPSCR. Для этого
необходимо после мнемокода команды поставить символ "." (см. табл. 2.73-
2.75).
Команды загрузки и сохранения (табл. 2.76) производят загрузку в регистр
FPR с номером frD вещественного числа одинарной (ОТ) или двойной (ДТ)
точности из памяти (команды, начинающиеся с буквы "I" - load), либо
записывают в память число ОТ или ДТ из регистра frS (команды,
начинающиеся с букв "st" - store). Для обращения к памяти используется
эффективный адрес ЕА, формируемый с помощью косвенно-регистровой
адресации со смещением или индексированием (мнемокод команд с
индексированием заканчивается буквой "х"). Команда stfiwx выполняет
запись в память по адресу ЕА младшего 32-разрядного слова (frS)l из
регистра FPR с номером frS (разряды 31-0 содержимого регистра).
Команды загрузки-сохранения имеют модификации с суффиксом и (указаны в
скобках). При наличии этого суффикса в регистр GPR с номером гА после
пересылки загружается эффективный адрес ЕА, использованный в данной
команде. Эти модификации позволяют реализовать постинкрементную адресацию
операндов.
ПРОЦЕССОРЫ ОБЩЕГО НАЗНАЧЕНИЯ И СИСТЕМЫ НА ИХ ОСНОВЕ
Таблица 2.76
Команды загрузки и сохранения содержимого регистров FPR
Синтаксис Ассемблера Операция
Ifs (Ifsu) frD, d(rA) (EA) frD, ОТ
flsx (Ifsux) frD, rA, rB (EA) -> frD, ОТ
Ifd (Ifdu) frD, d(rA) (EA) -> frD, ДТ
Ifdx (Ifdux) frD, rA, rB (EA) -> frD, ДТ
stfs (stfsu) frS, d(rA) frS -> (EA), ОТ
stfsx (stfsux) frS, rA, rB frS (EA), ОТ
stfd (stfdn) frS, d(rA) frS -> (EA), ДТ
stfdx (stfdux) frS, rA, rB frS -> (EA), ДТ
stfiwx frS, rA, rB (frS) 1 -> (EA)
Внутренняя кэш-память и устройства управления памятью. Микропроцессор
МРС604 имеет отдельные устройства управления памятью IMMU, DMMU и
внутренние кэши для команд 1C и данных DC (см. рис. 2.70). Емкость
каждого кэша составляет 16 Кбайт. Устройства управления IMMU, DMMU
обеспечивают блочную, сегментную и страничную организацию памяти, а также
обращение к внешним устройствам с использованием специального протокола
DS.
Принцип работы кэшей команд и данных аналогичен описанному для
микропроцессоров семейства М680хх. Однако их организация и
функционирование в МРС604 имеет некоторые особенности. Оба кэша
организованы в виде группы из 128 наборов, каждый из которых содержит по
четыре 32-байтной строки. В качестве тега в МРС604 используются 20
старших разрядов адреса. Старшие 7 разрядов адреса определяют номер
набора строк, в котором должны размещаться выбираемые данные или команда.
Младшие 5 разрядов адресуют расположенные в строке байт, полуслово или
слово. При кэш-промахе в выбранном наборе производится замещение пустой
(недостоверной) строки или строки, к которой дольше всего не
производилось обращение (метод замещения LRU - least-recently used).
Каждая строка в кэше содержит 20-разрядный тег, восемь 32-разрядных слов
(данные или команды) и биты, идентифицирующие текущее состояние строки: V
или I - для кэша команд, М, Е, Били I -для кэша данных.
Для строк кэша команд IC возможны два состояния: V (valid) - достоверное
или I (invalid) -недостоверное содержимое строки. Недостоверное
(незаполненное) состояние строк этого кэша устанавливается при сбросе
процессора в начальное состояние (reset) путем загрузки соответствующего
содержимого в регистр конфигурации HID0 или с помощью команды icbi (табл.
2.77), аннулирующей содержимое строки. При заполнении строки
устанавливается достоверное состояние ее содержимого.
Для кэша данных DC введено четыре возможных состояния строки,
идентификация которых обеспечивает возможность совместного использования
нескольких кэшей в мультипроцессорной системе:
М (modified) - содержимое строки модифицировано путем записи по
соответствующему адресу, и новое содержимое не переписано в ОЗУ;
Предыдущая << 1 .. 126 127 128 129 130 131 < 132 > 133 134 135 136 137 138 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed