Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
предсказание, которое дается программистом и содержится в тексте
выполняемой программы, и динамическое предсказание, которое выполняется
BPU по результатам предыдущих ветвлений. Блок BPU использует для
предсказания кэш-адресов ветвлений ВТАС и таблицу истории ветвлений ВНТ.
Кэш ВТАС
w
RISC-МИКРОПРОЦЕССОРЫ И RISC-МИКРОКОНТРОЛЛЕРЫ СЕМЕЙСТВ POWERPC И COLDFIRE
хранит 64 адреса ветвлений, выполнявшихся предыдущими командами. Если
поступившая команда ветвления содержит адрес, совпадающий с одним из
имеющихся в ВТАС, то процессор предсказывает ветвление по этому адресу и
выбирает команды из соответствующей ветви в конвейер (ветвление
выполняется). Если адрес ветвления не содержится в ВТАС, то выбирается
следующая команда программы (ветвление отсутствует).
При поступлении команд условных ветвлений BPU анализирует таблицу ВНТ,
которая представляет собой кэш-память, где содержатся 512 адресов
предыдущих условных ветвлений. Для каждого адреса в таблице имеются два
бита, определяющие вероятность ветвления по данному адресу: 00 -
практически не выполняется ,01- выполняется редко, 10 -выполняется часто,
11 - выполняется очень часто. Значения этих битов меняются после каждой
операции ветвления: если производится ветвление поданному адресу, то
вероятность увеличивается на единицу (максимальное значение 11), если
данный адрес не использован, то вероятность уменьшается на единицу
(минимальное значение 00). Новые адреса вводятся в ВНТ вместо адресов с
нулевой вероятностью. Ветвление по имеющемуся в таблице адресу
предсказывается, если его вероятность больше 01. Правильность
предсказания проверяется после определения соответствующих признаков в
регистре условий CR. Если условия не выполняются (неправильное
предсказание), то процессор освобождает конвейер от команд из неправильно
выбранной ветви, и загружает новые команды из другой ветви. Таким
образом, при неправильных предсказаниях требуется перезагрузка конвейера,
что снижает производительность процессора.
Так как одновременно могут выполняться несколько команд, изменяющих
значения признаков в регистре CR, то в BPU имеются восемь буферных
регистров, дублирующих содержимое CR. Эти регистры используются
различными исполнительными устройствами, а после завершения
соответствующих операций их содержимое переносится в основной регистр
условий CR (обратная запись), обеспечивая правильный порядок выполнения
условных команд.
Микропроцессор МРС604 осуществляет раздельную выборку команд и данных с
помощью двух устройств управления памятью IMMU, DMMU, которые могут
выполнять сегментную, страничную и блочную адресацию. Внутренние кэши
команд IC и данных DC имеют емкость по 16 Кбайт.
Контроллер шины BIU обеспечивает интерфейс микропроцессора с внешними
устройствами. Системная шина передает 32-разрядный адрес АО-31 и 64-
разрядные данные DH0-31 (старшее слово), DL0-31 (младшее слово). Для
каждого байта адреса и данных передаются и принимаются биты четности, с
помощью которых осуществляется контроль ошибок обращения к шине.
Увеличенная разрядность шины данных позволяет быстрее производить
загрузку строк кэш-памяти, которые содержат по 32 байта. При кэш-промахе
производится пакетная передача данных, которая обеспечивает пересылку
содержимого строки за 4 последовательных цикла. Контроллер BIU реализует
выдачу и прием необходимых сигналов для управления обменом, выполнения
прерываний, захвата шин, снупинга (обращения внешнего устройства к
внутреннему кэшу данных) и установки начального состояния (RESET).
Формируются также сигналы для управления внешней кэш-памятью 2-го уровня.
Микропроцессор содержит специализированный, последовательный порт для
выполнения тестирования по стандарту JTAG (IEEE 1149.1). Тестирование
осуществляется с помощью специального тест-порта ТАР также, как в
микропроцессоре МС68060 и ряде моделей семейства М683хх.
Для питания микропроцессора используется напряжение Vn = 3,3В. При
тактовой частоте Ft = 100 МГц потребление мощности не превышает 10 Вт.
Пониженное энергопотребление (400 мВт) обеспечивается при останове
микропроцессора, который осуществляется программно путем установки в
регистре MSR значения бита POW = 1. В этом случае прекращается выполнение
команд, продолжают работать только базовый таймер ТВ, ре-
ПРОЦЕССОРЫ ОБЩЕГО НАЗНАЧЕНИЯ И СИСТЕМЫ НА ИХ ОСНОВЕ
гистр декремента DEC и блок обслуживания запросов прерывания.
Микропроцессор устанавливает выходной сигнал HALTED = 1, информируя о
своем останове внешние устройства. Выход из этого состояния происходит
при поступлении внешних сигналов прерывания INT#, МСР#, SMI# или
начальной установки RESET#, а также при запросе периодического прерывания
от регистра DEC.
Способы адресации и система команд. Микропроцессоры семейства PowerPC
используют следующие способы адресации:
• регистровую;
• косвенно-регистровую со смещением;
• косвенно-регистровую с индексированием;
• относительную;
• абсолютную;
