Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
SQ/FU I ... I I
CR0 CR1 CRi
б) XER 0 1 2 3 24 25 31
| SO | OV | SA | I Резервировано | SS |
Рис. 2.67. Форматы содержимого регистров CR и XER
ПРОЦЕССОРЫ ОБЩЕГО НАЗНАЧЕНИЯ И СИСТЕМЫ НА ИХ ОСНОВЕ
Регистровая модель пользователя
Регистры Конфигурации
31 0 31 0 31 О
MSR | PVR (SPR1008) | HIDO (SPR287) |
Регистры управления памятью
31 0 31 0 31 0
IBATOU (SPR528) DBATOU (SPR536) SRO
IBATOL (SPR529) DBATOL (SPR537) SR1
IBAT1U (SPR530) DBAT1U (SPR538)
IBAT1L (SPR531) DBAT1L (SPR539)
IBAT2U (SPR532) DBAT2U (SPR540) SR15
IBAT2L (SPR533) DBAT2L (SPR541)
IBAT3U (SPR534) DBAT3U (SPR542) 31 0
IBAT3L (SPR535) DBAT3L (SPR543) | SDR1(SPR25) |
Регистры обработки исключений
31 0 31 0 31 0
DAR (SPR19) | SRRO (SPR26) SPRGO (SPR272)
SRR1 (SPR27) SPRG1 (SPR273)
31 0 SPRG2 (SPR274)
| DAR (SPR18) | SPRG3 (SPR275)
Вспомогательные регистры
31 0 31 0 31 0
TBL (SPR284) | EAR (SPR282) | IABR (SPR1010)
TBU (SPR285)
31 0 31 0
31 0 PIR (SPR1023) | DABR (SPR1013)
| DEC (SPR22) j
Регистры контроля эффективности Рис. 2.68. Регистровая модель супервизора
микропроцессора МРС604
Регистр связи LR служит для хранения адреса команды, к которой
осуществляется условный или безусловный переход. При вызове подпрограммы
в этот же регистр заносится адрес команды возврата. В регистр-счетчик CTR
заносится число циклов, которое используется для организации программных
циклов. При этом содержимое CTR уменьшается на единицу после завершения
очередного цикла. Имеются также специальные команды условного ветвления
bcctr, использующие содержимое CTR в качестве адреса перехода.
Следует отметить, что в микропроцессорах PowerPC имеются команды
обращения кслужебным регистрам-mfspr (чтение), mtspr (запись). Поэтому
для служебных регистров, кроме имени XER, LR, CTR и др., принята цифровая
нумерация SPR1, SPR8, SPR9 и т.д. (рис. 2.66, 2.68), где номер служит для
идентификации регистров при обращении к ним с помощью этих команд.
Регистровая модель супервизора (рис. 2.68) включает в себя регистровую
модель пользователя, а также содержит несколько групп служебных
регистров, часть из которых являются общими для всего семейства PowerPC,
а часть - специфичными для модели PowerPC 604.
В группе регистров конфигурации основным является регистр управления MSR,
определяющий режим функционирования процессора. Биты его содержимого
имеют следующее назначение (рис. 2.69):
RISC-МИКРОПРОЦЕССОРЫ И RISC-МИКРОКОНТРОЛЛЕРЫ СЕМЕЙСТВ POWERPC И COLDFIRE
POW - переводит при значении POW = 1 процессор в режим отключения с
пониженным потреблением мощности;
ILE - определяет порядок адресации байтов в слове при обработке
исключений: начиная со старшего байта (big-endian) при ILE = 0, начиная с
младшего байта (little-endian) при ILE = 1;
ЕЕ - разрешает при ЕЕ = 1 обслуживание внешних запросов прерывания и
периодических прерываний от регистра декремента DEC;
PR - задает режим работы процессора: при PR = 0 - режим супервизора, при
PR = 1 -пользователя;
FP - разрешает при FP = 1 выполнение операций над числами с плавающей
точкой;
ME, SE, BE - разрешают обслуживание внешнего запроса прерывания MCP# (при
ME = 1), выполнение пошаговой трассировки (при SE = 1) и трассировки
после команд переходов (при BE = 1);
FEO, FE1 - запрещают при FE0 = FE1 =0 обслуживание исключений при
обработке чисел с плавающей точкой, при других значениях FEO, FE1
обеспечивают различные варианты обслуживания;
ЕР - определяет базовый адрес размещения векторов исключений: $00000000
при ЕР = 0, $FFF00000 при ЕР = 1;
IT, DT - разрешают трансляцию адресов команд (при IT = 1) и данных (при
DT = 1) с помощью устройств управления памятью IMMU, DMMU;
РМ - задает режим процессора, при котором осуществляется контроль
эффективности его работы;
RE - обеспечивает при RE = 1 возврат к выполнению прерванной программы
после установки начального состояния (RESET) или обслуживания прерывания
по внешнему запросу МСР#;
LE - определяет порядок адресации байтов в слове: начиная со старшего
байта (big-endian) при LE = 0 или начиная с младшего разряда (little-
endian); при переходе к обслуживанию исключений LE принимает значение
ELE.
Регистр HID0 содержит биты Hi, определяющие функционирование отдельных
устройртв микропроцессора. Биты НО-3 в этом регистре разрешают
обслуживание исключения типа "контроль процессора" при поступлении
внешнего сигнала МСР#, при нарушении четности в циклах обращения к
внутренней кэш-памяти или внешней памяти. Бит Н15 запрещает при значении
Н15 = 1 выполнение начальной установки при поступлении внешнего сигнала
RESET. Биты Н16-21 определяют режим функционирования внутренних кэшей
команд и данных. При значении бита Н24 = 0 обеспечивается
последовательное выполнение поступающих команд, т. е. не реализуется
параллельная работа исполнительных устройств в суперскалярной структуре.
Бит Н29 управляет работой блока предсказания ветвлений, задавая
