Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 118

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 112 113 114 115 116 117 < 118 > 119 120 121 122 123 124 .. 528 >> Следующая

и данные в другие устройства системы, минуя процессор. При поступлении
команды IDCODE на выход TDO последовательно выдается код,
идентифицирующий тип процессора и реализованную версию JTAG. Этот код
заносится в процессе изготовления процессора в 32-разрядный регистр
идентификации DID, входящий в состав порта ТАР. Команда RUNBIST,
специфическая для каждой модели процессора, запускает тестовую
последовательность сигналов, аналогичную той, которая выполняется при
установке начального состояния. После ее завершения производится
считывание содержимого однобитового регистра RUNBIST, входящего в состав
порта ТАР. Его нулевое значение указывает на успешное завершение
самотестирования процессора.
Регистр тестовых данных BSR содержит различное число разрядов (150-200) в
зависимости от модели процессора. Каждому выводу процессора соответствуют
определенные разряды регистра BSR. Однонаправленные выводы подключены к
одному из разрядов, а двунаправленные - к двум разрядам, один из которых
задает значение входного сигнала, второй принимает значение выходного
сигнала. Для двунаправленных выводов используются также дополнительные
разряды регистра, содержимое которых определяет использование этих
выводов в качестве входов или выходов. Последовательный ввод данных в
регистр BSR, выполняемый при поступлении синхросигналов ТСК, позволяет
установить необходимое исходное состояние всех выходов, последовательный
вывод данных обеспечивает возможность контроля их текущего состояния.
Расширение возможностей порта ТАР обеспечивается в режиме "зондовой"
отладки (Probe Mode). Для реализации этого режима в состав порта ТАР
введены дополнительные регистры команд PIR (Probe Instruction Register) и
данных PDR (Probe Data Register), с помощью которых последовательно
вводятся команды и данные, выводятся полученные результаты и информация о
текущем состоянии процессора. При этом для управления портом используются
дополнительные выводы PREQ# и PRDY#. В зондовом режиме процессор
выполняет команды, последовательно вводимые в регистр PIR. При этом не
производится контроль привилегий, т. е. выполняются все поступающие
команды. Обслуживание прерываний и исключений не реализуется.
Обеспечивается возможность записи и считывания содержимого всех регистров
процессора, что позволяет контролировать и корректировать их текущее
состояние.
Вход и выход в зондовый режим обеспечивается с помощью специальных
команд, вводимых в регистр IP порта ТАР, или подачей сигнала запроса на
вход RREQ#. При поступлении внешнего сигнала RREQ# = 0 процессор входит в
этот режим, устанавливая на выходе
ПРОЦЕССОРЫ ОБЩЕГО НАЗНАЧЕНИЯ И СИСТЕМЫ НА ИХ ОСНОВЕ
PRDY# сигнал готовности PRDY# = 0. Выход из зондового режима происходит
при подаче сигнала RREQ# = 1. Возможен также вход в зондовый режим при
реализации исключения отладки #ВР. В этом случае не производится вызов
подпрограммы обслуживания, а выдается сигнал готовности PRDY# = 0,
который инициирует последовательный ввод команд обработки исключения в
регистр PIR через порт ТАР. Такой способ входа в зондовый режим
разрешается после подачи специальной команды ICEBP, вводимой в регистр IP
порта ТАР.
Процессоры семейства Р6 обладают возможностями обнаружения ряда
аппаратных ошибок, возникающих при функционировании систем. Эти
возможности реализуются с помощью средств машинного контроля (machine-
check architecture), которые выявляют следующие виды ошибок:
• ошибка обращения к системной шине, которая фиксируется внешней схемой
контроля шины, подающей сигнал BINIT# = 0 на соответствующий вход
процессора;
• ошибка ЕСС (Error Checking and Correcting) при обращении к памяти,
которая выявляется внешним устройством контроля памятью; код этой ошибки
подается на входы DEP7-0# процессора;
• ошибка контроля четности при передаче адреса или данных;
• ошибка в кэш-памяти или буферах страничной трансляции TLB.
При выявлении этих ошибок реализуется исключение #МС "машинный контроль",
если в регистре CR4 установлено значение бита MCE = 1. Программа
обработки данного исключения может получить информацию о происшедшей
ошибке из специальных MSR-регистров, состав и содержимое которых зависят
от модели процессора. Полный набор этих 64-разрядных регистров содержит
глобальные регистры MCG CAP, MCG CTL, определяющие возможные режимы
контроля, и MCG STATUS, указывающий текущее состояние процессора после
начала обработки исключения #МС, а также пять банков регистров сообщений
об ошибках. Каждый из банков предназначен для контроля ошибок,
происходящих в определенных устройствах системы. В состав i-ro банка
входят регистры: MCi CTL, определяющий вид контролируемых ошибок, MCi
STATUS, MCi MISC, указывающие вид обнаруженных ошибок, MCi ADDR,
содержащий адрес, при обращении к которому была зафиксирована ошибка.
Следует отметить, что в процессорах семейства Р6 практически используется
только небольшая часть этих регистров. Основная часть их содержимого
Предыдущая << 1 .. 112 113 114 115 116 117 < 118 > 119 120 121 122 123 124 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed