Электротехника и электроника. - Немцов М.В.
Скачать (прямая ссылка):
Таким образом, при равенстве двух двоичных чисел на выходе сумматора Sx = S2 = 1 и P = 0, а на выходе логического элемента F= 1.
390
Po-h SM S
Ai-\-
P
A2-B2-
SM S
P
S2
P0 SM
A1
B\ S2
A2
— B2 Pl
Рис. 17.8
B1-Q. A2-
SM
&
Рис. 17.9
Приведенная схема цифрового компаратора может также фиксировать неравенство двух двоичных чисел A2Ax > B2Bx, при котором на выходе сумматора перенос в старший разряд P= 1.
17.3. Цифровые логические автоматы с памятью
Цифровыми логическими автоматами с памятью, или последовательными логическими устройствами, называются электронные цифровые устройства, логические значения на выходах которых определяются как совокупностью логических значений на входах в данный момент времени, так и состоянием логического автомата по результатам его предшествующей работы. Запоминание предшествующих состояний обычно выполняется с помощью триггеров.
К логическим автоматам с памятью относятся счетчики импульсов и сдвиговые регистры.
Счетчиком называется устройство для определения числа поступающих на его вход импульсов напряжения. Различают счетчики на сложение, вычитание и реверсивные. Последние имеют два входа — один на сложение, другой на вычитание.
Рассмотрим работу трехразрядного счетчика на сложение (рис. 17.10, а) на основе двухступенчатых Ж-триггеров (см. рис. 16.21, а) с представлением результата счета в двоичной системе счисления.
Перед началом работы счетчика все его разряды с помощью установочных входов R (см. рис. 16.17, а) устанавливаются в состояние Qx = Q2= Q3 = O. В момент окончания первого счетного импульса триггер младшего разряда TTx переключается, а состояние триггеров старших разрядов TT2 и TT3 не изменяется, т.е. значение двоичного числа на выходе счетчика равно O3O2Gi = 001.
391
В момент окончания второго счетного импульса триггер TT1 снова переключается и логическое значение выхода младшего разряда изменяется с 1 на 0. Поэтому одновременно переключится и триггер TT2, т.е. Q3Q2Q1 = 010. Далее переключение триггеров происходит аналогично, так что число импульсов на входе счетчика соответствует числу в двоичной системе счисления на его выходе (рис. 17.10, б). После седьмого счетного импульса число на выходе счетчика Q3QiQx = Ш, а после восьмого — ООО. Такой счетчик называется по модулю 8. *
Схема счетчика на вычитание отличается от рассмотренной выше схемы счетчика на сложение тем, что в последней входы синхронизации триггеров следует переключить с прямых на инверсные входы триггеров предыдущих разрядов.
Интегральные схемы счетчиков имеют следующие входные и выходные выводы (не обязательно все).
1. Входы: R — для установки всех разрядов в состояние логических 0; +1 и -1 для счета числа импульсов на сложение и вычита-
Выход
S TT1
J
с
к
R
Qx
Qx
S TT2
J
с
к
R
Qi
Qi
S TT3
J
с
к
R
Оъ
Q3
о Qx
о Qi
о G3
1 2 3 4 5 6 7 8
п п п п п п п п
I I I
I I I
I t
0 1 0 _ / 0 1 0 1
I t
б
Рис. 17.10
392
ниє соответственно; D1D2D4D8 — для установки счетчика в заданное состояние; С — для разрешения установки счетчика в состояние, заданное на входах Dx-D6 (цифры в индексах указывают веса разрядов); V — для разрешения счета.
2. Выходы: QxQ2Q3Q4 — для указания содержимого в счетчике числа; вспомогательные — для указания переполнения или обнуления счетчика.
Максимальное число (максимальная емкость), которое можно записать в счетчик, равно N= 2" - 1, где п — число разрядов счетчика. Емкость счетчика, называемая также коэффициентом счета, отражается в его названии. Например, счетчик с коэффициентом счета N= 2" - 1 называется двоичным, с коэффициентом счета (от О до 9) — двоично-десятичным.
Условное обозначение интегральной схемы четырехразрядного двоично-десятичного реверсного счетчика и его таблица истинности при работе на сложение даны на рис. 17.11, а и б.
Сдвиговыми регистрами называются устройства для приема, хранения, передачи и преобразования информации, представленной обычно в двоичной системе счисления. Элементной базой их реализации являются синхронные и асинхронные триггеры (см. подразд. 16.6). Последние здесь рассматриваться не будут из-за ограниченного распространения.
Различают последовательный и параллельный вводы информации в сдвиговой регистр.
При последовательном вводе информация в виде последовательности логических сигналов подается на один вход регистра и последовательно продвигается по его разрядам.
Dx D2 D4 Di С R +1 1
СТ2/10
Qx
Qi
_o4
>9 — <0 —
и Qa Q3 Qi Qx
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 0 0 0 0
11 0 0 0 1
Рис. 17.11
393
На рис. 17.12, а приведена схема трехразрядного синхронного сдвигового регистра на двухступенчатых Ж-триггерах. Предварительно подачей сигналов на установочные входы R (см. рис. 16.17, а) триггеры устанавливаются в состояние Qx = Q2 = Q3 = 0. Подав логический сигнал л: = 1 на вход регистра, т. е. на установочный вход S триггера TTx, приведем его в состояние Qx = 1 (рис. 17.12, б). При этом состояние регистра определится совокупностью значений QiQiQi= 100. Под действием первого импульса синхронизации С состояние регистра изменится на Qx Q2Q3 = 010, под действием второго импульса синхронизации — на QxQ2Q3 = 001 и т.д.
